IEEESTEC 17TH (2024), (pp. 33–36)
АУТОР / AUTHOR(S): Nevena Veselinović, Veljko Stošić, Nikola Stefanović
DOI: 10.46793/IEEESTEC17.033V
САЖЕТАК / ABSTRACT:
U ovom radu biće obrađeno projektovanje kontrolera saobraćajne raskrsnice za FPGA čip koji upravljati raskrsnicom, pružajući efikasan tok saobraćaja. Sistem se sastoji od generatora taktnog signala, brojača za praćenje vremenskih intervala, kao i konačnog automata za kontrolu semafora na raskrsnici. Glavni cilj je omogućiti stalno zeleno svetlo na glavnoj ulici za automobile, dok će se promena semafora aktivirati pritiskom na taster od strane pešaka ili detekcijom vozila na sporednoj ulici.
КЉУЧНЕ РЕЧИ / KEYWORDS:
VHDL, semafor, FSM, FPGA
ЛИТЕРАТУРА/ REFERENCES:
- Zybo Z7 Board Reference Manual. Dostupno na: https://digilent.com/reference/_media/reference/programmabl e-logic/zybo-z7/zybo-z7_rm.pdf
- Vivado Design Dostupno na: https://docs.xilinx.com/r/en-US/ug949-vivado-design-method ology/Vivado-Design-Suite-User-and-Reference-Guides
- Implementing a Finite State Machine in VHDL. Dostupno na: https://www.allaboutcircuits.com/technical-articles/implement ing-a-finite-state-machine-in-vhdl/